存储器是计算机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息——程序和数据。根据其在计算机系统中的地位可分为内存储器(简称内存)和外存储器(简称外存)，内存储器又称为主存储器(简称主存)，外存储器又称为辅助存储器(简称辅存)。内存储器通常由半导体存储器组成，而外存储器的种类较多，通常由磁盘存储器、光盘存储器及磁带存储器等组成。本节主要介绍几种典型的半导体存储器芯片的结构及外特性。
一、概述
(一)半导体存储器的分类
半导体存储器的特点是：①速度快、存取时间可为ns级；②集成化，不仅存储单元所占的空间小，而且译码电路和缓冲寄存器以及存储单元都制作在同一芯片中，体积特别小：③非破坏性读出，特别是半导体静态存储器，不仅读操作不破坏原来的信息，而且不需要再生，这样既缩短了读写周期，又简化了控制操作。
从器件组成的角度来分类，半导体存储器可分为单极型存储器和双极型存储器两种。双极型存储器是用TTL(Transistor-Transistor Logic，晶体管一晶体管逻辑)电路制成的存储器，其特点是速度快、功耗不大，但集成度较低；单极型存储器是用MOS(Metal--Oxide-Semiconductor，金属氧化物半导体)电路制成的存储器，其特点是集成度高、功耗低，价格便宜，而且随着半导体集成工艺和技术的长足进展，目前MOS存储器的速度已经可以同双极型TTL存储器媲美。
从存储器工作特点、作用和制作工艺的角度来分，又可分为如下几种：
1．随机存取存储器RAM(Random Access Memory)
RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后即消失。又可分为静态RAM(SRAM)和动态RAM(DRAM)两种。
（1）SRAM。双极型SRAM利用最简单的TTL电路由两个双发射极晶体管和两个电阻构成的触发器电路组成；而MOS管组成的单极型SRAM是由6个MOS管组成的双稳态触发电路。SRAM的特点是只要电源不撤除，写入SRAM的信息将不会消失，不需要刷新电路。同时再读出时不破坏原存信息，一经写入可多次读出。SRAM的功耗较大，容量较小，存取速度较快。
（2）DRAM。DRAM是利用MOS管的栅极对其衬底间的分布电容来保存信息，以储存电荷的多少，即电容端电压的高低来表示“1”和“0”。DRAM的每个存储单元所需的MOS管较少，可以由4管、3管和单管MOS组成，因此DRAM的集成度较高、功耗也低。但缺点是保存在DRAM中的信息——MOS管栅极分布电容上的电荷会随着电容器的漏电而逐渐消失，一般信息保存时间为2ms左右。为了保存DRAM中的信息，每隔1～2ms要对其刷新一次，因此采用DRAM的计算机必须配置刷新电路。另外，DRAM的存取速度较慢，容量较大。一般微机系统中的内存都采用DRAM。
2．只读存储器(Read Only Memory)
ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息，存储单元中的信息由ROM制造厂在生产时一次性写入，ROM中的信息在关机后不会消失。这种ROM称为掩膜ROM(Masked ROM)。此外，ROM还有如下几种类型。
(1)PROM (Programmable ROM，可编程ROM)。PROM中的程序和数据是由用户自行写入的，但一经写入，就无法更改，是一次性写入的ROM。
(2)EPROM (Erasable Programmable ROM，可擦除可编程ROM)。EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后可重新写入新的内容，EPROM可多次擦除，多次改写。这种由紫外线擦除的EPROM也可表示为UVEPROM(UV UltraViolet，紫外线)。
(3)E2PROM(Electrically Erasable Programmable ROM，电可擦除可编程ROM)。可用电信号进行清除和改写的存储器，使用方便，芯片不离开插件板便可擦除或改写其中的数据。又可表示为EEPROM或EAPROM(Electrically Alterable ROM，电可改写的ROM)。E2PROMR使用方便，但存取速度较慢，价格较贵。
(二)半导体存储器的主要技术指标
1．存储容量
一个半导体存储器芯片的存储容量是指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。例如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216×8位=64K×8位，64K即16位的编址数；20位MAR的编址数为1M。图5—1中M位地址总线、N位数据总线的半导体存储器芯片的存储容量为2M×N位。
对于一个微机系统而言，有关存储容量还需搞清两个概念，一个是由系统地址总线决定的内存最大容量，另一个是内存的实际装机容量。例如，一个PC486机，其地址总线为32位，则内存允许的最大容量为232=4GB(4×109字节)，而实际装机容量可能只有4MB或2MB。
2．存储速度
存储器的存储速度可以用两个时间参数表示，一个是“存取时间”(Access Time)TA，定义为从启动一次存储器操作，到完成该操作所经历的时间。例如，在存储器读操作时，从给出读命令到所需要的信息稳定在MDR(存储数据寄存器)的输出端之间的时间间隔，即为“存取时间”；另一个是“存储周期”(Memory Cycle)TMC，定义为起动两次独立的存储器操作之间所需的最小时间间隔。通常存储周期Tmc略大于存取时间TA。存储速度取决于内存储器的具体结构及工作机制。
3．可靠性
存储器的可靠性用MTBF(Mean Time Between Failures)平均故障间隔时间来衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。
4．性能／价格比
这是一个综合性指标，性能主要包括三项指标——存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求。例如，有的存储器要求存储容量，则就以存储容量为主，有的存储器如高速缓冲器，则要求以存储速度为主。
(三)内存储器的基本结构
计算机系统中内存储器的基本结构如图5—1所示，图中还画出了内存储器与CPU的连接和信息在其间流动的概貌。
图5-1中，虚线框为内存储器，其中MB为存储体，是存储单元的集合体，内存储器通过M位地址线、N位数据线和一些有关的控制线同CPU交换信息。M位地址线用来指出所需访问的存储单元的地址，N位数据线用来在CPU与内存之间传送数据信息，而控制线用来协调和控制CPU与内存之间的读写操作。当CPU起动一次存储器读操作时，先将地址码由CPU通过地址线送入地址寄存器MAR，然后是控制线中的读信号线READ线有效，MAR中地址码经过地址译码后选中该地址对应的存储单元，并通过读写驱动电路，将选中单元的数据送入数据寄存器MDR，然后通过数据总线读入CPU。
(四)存储器中的数据组织
计算机系统中，作为一个整体一次存放或取出内存储器的数据称为“存储字”，例如8位机的存储字是8位字长(即一个字节)；16位机的存储字是16位字长；32位机的存储字是32位字长……。在现代计算机系统中，特别是微机系统中，内存储器一般都以字节编址，即一个存储地址对应一个8位存储单元。这样一个16位存储字就占了两个连续的8位存储单元。在Intel80X86系统中，16位存储字或32位存储字的地址是2个或4个存储单元中最低端的存储单元中的地址，而此最低端存储单元中存放的是32位字中最低8位。例如，32位存储字12345678H存放在内存中的情况如图5-2(a)所示，占有23400H一24303H4 个地址的存储单元，其中最低字节78H存放在24300H中，则该32位存储字的地址即24300H。32位存储字在内存中的存放情况也有相反排列的情况，如在Motorola的680X0系统中，该32位存储字的存放情况如图5-2(b)所示，最高8位信息12H存放在最低地址24300H，32位存储字的地址24300H指向最高8位的存储单元。
(五)存储系统的层次结构
在现代高性能的计算机系统中，对存储器既要求速度很快，又要求容量很大，同时价格又要合理，按照现在所能达到的技术水平，仅仅用一种技术组成单一的存储器是不可能同时满足上述要求的，只有采用层次结构，把几种存储技术结合起来，才能解决存储器高速度、大容量和合理成本三者的矛盾。图5-3为一种典型的存储层次结构。
1．主存一辅存存储层次
辅存是外部设备的一部分，其编址和主存编址无关。操作系统的形成和发展使得程序员尽可能摆脱主存、辅存之间的地址定位，同时形成了支持这些功能的“辅助软硬件”，通过软、硬件结合，把主存和辅存统一成一个整体、形成一个主存一辅存存储层次，如图5-4所示。
主存一辅存存储层次从整体上看，其速度接近于主存的速度，其容量则接近于辅存的容量，而每位平均价格也接近于廉价的慢速的辅存平均价格。这种存储系统的不断发展和完善逐步形成了现在广泛使用的虚拟存储系统。主存一辅存存储层次解决了存储器的大容量要求和低成本之间的矛盾。
2．Cache--主存存储层次
在计算机系统中，主存的速度一般与CPU的速度有一个数量级的差距，主存速度成为限制CPU速度潜力的重要因素。为此，从系统结构和组织上着手，在主存和CPU之间设置高速缓冲存储器(Cache，简称高速缓存)，构成了Cache---主存存储层次，要求Cache在速度上能跟得上运算器和控制器(即CPU)的要求。Cache--主存间的地址映象和调度吸取了主存一辅存存储层次的技术，不同之处是因其速度要求高，不是由软、硬件结合来实现，而是完全由硬件来实现，如图5-5所示。
Cache--主存存储层次的速度，从CPU的角度看是接近于Cache的，但其容量是主存的，而每位的价格也接近于主存，解决了速度与成本之间的矛盾。
3．存储层次结构的组成原则
在图5-2所示的存储层次结构中，层次结构各部分的特点是：
(1)每位价格从上往下依次减小；
(2)存储容量从上往下依次增加；
(3)存取速度从上往下依次减慢；
(4)CPU的访问频度从上往下依次减小。
上述4个特点中(1)、(2)、(3)是这种层次结构组成的原则，即从上往下逐级用容量较大、价格较低、速度较慢的存储器来支援和补充上一级容量较小、价格较高、速度较快的存储器。(4)则是这种层次结构得以成功的关键。
二、RAM芯片的结构、工作原理及典型产品
(一)RAM芯片的内部结构
典型的RAM芯片内部结构框图如图5-6所示。
在容量较大的存储器中，往往把各个存储字统一组织在一个存储芯片中，图5-6的存储体中有1024个存储单元，是1024个存储字中的同一位，每一个存储单元存储一位信息，如果存储字为N位字长，则由N个这样的RAM芯片可组成1024个N位存储字。图中1024个存储单元通常排列成矩阵形式，即32×32矩阵，10条地址线(A9~A5)分为行线（A4~A0）和列线(A9～A5)，由行线(X选择线)和列线(Y选择线)的重叠来选择所需要读写的存储单元，这样可以简化译码电路和驱动电路。
1．SRAM的存储单元
存储单元是构成存储器的最基本的单位，用以存储一位二进制信息。大量的存储单元有规则地结合就是一个“存储体”。典型的静态RAM存储单元如图5-7所示，这是一个6管静态存储单元。
图中，T1，T2为放大管，T3，T4为负载管，这4个MOS管组成一个RS触发器，T5，T6是行选门控管，行选信号为高电平时，T5，T6管才导通。T7，T8是列选门控管，列选信号为高电平时，T7，T8管才导通。只有行、列选信号同时为高电平时，触发器才能与数据线接通，进行读写操作，图5-7中虚线框内T1～T6构成一个存储单元。
2．单管DRAM的存储单元
单管DRAM的存储单元如图5-8所示。该存储单元中只有一个门控管Ts，信息存放在分布电容Cs上，当Cs上充有电荷时，表示其上存储的信息为“1”，当电容上无电荷时，表示其上存储的信息为“0”。
这种存储单元除了要刷新外，还要解决一个问题，这就是Cs上表示“1”的信号电平太低，只有0．2V左右，读出时Cs还要与数据线上的分布电容进行分压，真正输出的高电平只有0．1V左右，因此需要对输出信号进行放大。另外，Cs上信号被读出后，“1”电平也由0．2V变为0．1V，所以这种电路是一种破坏性读出电路，读后必须重写，用单管动态存储单元组成的DRAM芯片中有一个灵敏再生放大器，用来实现存储单元信息放大和动态刷新。
(二)SRAM典型芯片举例
1．SRAM芯片HM6116
HMl6116是一种2048X8位的高速静态CMOS随机存取存储器，其基本特征是：
(1)高速度——存取时间为100ns／120ns／150ns／200ns(分别以6116—10，6116—12，6116—115，6116—20为标志)；
(2)低功耗——运行时为150mW，空载时为100mW；
(3)与TTL兼容；
(4)管脚引出与标准的2KX8的芯片(例如2716芯片)兼容；
(5)完全静态——无需时钟脉冲与定时选通脉冲。
HM6116的引脚排列见图5-9。
HM6116的内部功能框图如图5-10所示。
HM6116芯片的存储容量为2KX8位，片内有16384(即16K)个存储单元，排列成128×128的矩阵，构成2K个字，字长8位，可构成2KB的内存。该芯片有11条地址线，分成7条行地址线A4～A10，4条列地址线A0～A3，一个11位地址码选中一个8位存储宇，需有8条数据线I／01～I／08与同一地址的8位存储单元相连，由这8条数据线进行数据的读出与写入。
从图5-9可见，6116的24个引脚中除11条地址线、8条数据线、1条电源线Vcc和1条接地线GND外，还有3条控制线——片选信号CE、写允许信号WE和输出允许信号0E。这3个控制信号的组合控制6116芯片的工作方式，如表5-1所示。
2．DRAM芯片2164
DRAM2164是64KXl位的芯片，其基本特征是：
(1)存取时间为150ns／200ns(分别以2164A--15，2164A--20为标志)；
(2)低功耗，工作时最大为275mW，维持时最大为27．5mW；
(3)每2ms需刷新一遍，每次刷新512个存储单元，2ms内需有128个刷新周期。
Intel2164A的引脚排列见图5—11。
Intel2164A的内部功能框图如图5-12所示。
由图5-12可见，2164A的片内有64K(65536)个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址64K个单元，需要16条地址线，为了减少封装引脚，地址线分为两部分——行地址和列地址，芯片的地址引脚只有8条，片内有地址锁存器，可利用外接多路开关，由行地址选通信号RAS将先送人的8位行地址送到片内行地址锁存器，然后由列地址选通信号CAS将后送人的8位列地址送到片内到地址锁存器。16位地址信号选中64K存储单元中的一个单元。
2164A芯片中的64K存储体由4个128X128的存储矩阵组成，每个128X128的存储矩阵，由7条行地址和7条列地址进行选择。7位行地址经过译码产生128条选择线，分别选择128行中的一行；7位列地址经过译码产生128条选择线，分别选择128列中的一列。7位行地址RA0～RA6(即地址总线的A0～A6)和7位列地址CA0～CA6(即地址总线的A8~A14)可同时选中4个存储矩阵中各一个存储单元，然后由RA7与CA7(即地址总线中的A7和A15)经1:4I／O门电路选中1个单元进行读写。而刷新时，只送人7位行地址同时选中4个存储矩阵的同一行，即对4×128=512个存储单元进行刷新。
Intel2164A的数据线是输入和输出分开的，由前一单元fix = v ns = "urn:schemas-microsoft-com:vml" />前一单元ferrelative="t" o:spt="75" coordsize="21600,21600"> 信号控制读出。当 =高电平时，为读出，所选中单元的内容经过输出三态缓冲器，从Dout引脚读出；当 =低电平时，为写入，Din引脚上的内容经过输入三态缓冲器，对选中单元进行写入。
Intel2164A芯片无专门的片选信号，一般行选通信号和列地址选通信号也起到了片选的作用。与2164A有相同引脚的芯片有MN4164等。
三、ROM芯片的结构，工作原理及典型产品
(一)ROM芯片的组成和基本存储单元
只读存储器ROM的组成框图如图5—13所示。它由地址译码器、存储矩阵、控制逻辑和输出电路等4部分组成。
不可改写的ROM存储单元见图5—14所示。一个存储单元由3个MOS管组成，其中T0是负载管、T1是列选开关管、T2是存储信息的MOS管，其栅极的接通表示“0”状态、断开表示“1”状态。T2管栅极的通断是由芯片生产厂在制造过程中写入程序时根据代码的“0”和“1”予以熔断或不予熔断，MOS管T2栅极一旦熔断后就不能再予以接通，这是不可改写的ROM结构。
(二)EPROM芯片Intel2732A
Intel2732A是一种4KX8位的EPROM；其存取时间为250ns和200ns，在同8086—2(8MHz)CPU接口时，无需插入等待周期即可正常工作。Intel2732A的引脚排列和功能框图如图5—15所示。
1．引脚功能
2732A的存储容量为4KX8位，有12条地址线A1l~A0，8条数据线O7～O0。2条控制线中，CE为芯片允许线，用来选择芯片；OE为输出允许线，用来把输出数据送上数据线，只有当这两条控制线同时有效时，才能从输出端得到读出的数据。
2．工作方式
2732A有6种工作方式。
(1)读方式。2732A有两条控制信号—— 和 ，在地址信号稳定后，只有在 和 同时为低电平时，2732A处于读方式。
(2)待用方式。当 信号为TTL的高电平时，2732A处于待用状态(又称为静止等待方式)，这时输出端呈现高阻抗，且不受 的影响，在待用方式下，工作电流从125mA降到35mA。
(3)编程方式。当 ／Vpp引脚加上21V电压时，2732A为编程方式，为防止瞬时的高电压，应在 ／Vpp端与地址间接人一个0.1μF的电容器。欲写入的数据以8位并行方式加到数据输出引脚上，地址和数据电平与TTL相同。
当地址和数据稳定后，一个50ms、低电平有效的TTL的编程脉冲必须加到 端上，每一个这样的脉冲控制向一个地址中写入一个8位数据。于是编程可在任何时刻，以单地址、顺序地址或随机地址的方式、在任意的位置上进行，编程脉冲最宽可以到55ms。注意，用直流信号不能替代编程脉冲对2732A进行编程。
由于编程操作简单，对多个并联的2732A用同样的数据进行编程是很方便的，可把各个2732A的相同引脚连接起来，用低电平的TTL脉冲加到并联的 上即可。
编程之后应检查编程的正确性，当 ／Vpp和 都为低电平时，可对编程进行检查。
(4)编程禁止方式。当 ／Vpp加上21V电压， 加上高电平时，处于不能进行编程方式，输出为高阻态。
(5)Intel标识符方式。当A9引脚加上高电平， 、 为低电平时，处于Intel标识符方式，可从数据线上读出制造厂和器件类型的编码。
各种工作方式示于表5-2中。
(三)EPROM芯片使用时要注意的问题
为防止EPROM的永久性损坏，必须注意：
(1)Vpp端加有+25V或±21V电压时，不能插或拔EPROM芯片，只有在关掉+25V或+21V电压时才能插或拔。
(2)加电时，必须先加Vcc（+5V)后，再加Vpp(+25V或+21V)；关掉时，则必须先关Vpp，再关Vcc。
(3)当 为低电平时，Vpp不能在低电平和+25V(或十21V)之间转换。
⊙小编提示：添加【山东自考网】招生老师微信，即可了解2023年山东自考政策资讯、自考报名流程、准考证打印方法、成绩查询时间以及领取历年真题资料、个人专属备考方案等相关信息！
（添加“山东自考网”招生老师微信，在线咨询报名报考等相关问题）
《山东自考网》免责声明：
（一）由于考试政策等各方面情况的不断调整与变化，本网站所提供的考试信息仅供参考，请以省考试院及院校官方发布公布的正式信息为准。
（二）本站文章内容信息来源出处标注为其他平台的稿件均为转载稿，免费转载出于非商业性学习目的，版权归原作者所有。如您对内容、版权等问题存在异议请与本站联系，我们会及时进行处理解决，联系邮箱：812379481@qq.com。
