内存是关系到计算机运行速度的关键部件之一。计算机指令的存取时间主要取决于内存，在大多数计算机系统中，内存的存取时间都是一个制约系统性能提高的主要因素。为了加快系统的速度，提高系统的整体性能，近几年来，内存技术不断发展，一些新类型的内存芯片不断涌现。
一、内存芯片的发展
(一)动态随机存储器DRAM
动态随机存储器DRAM的容量一般比较大，它就需要比较多的地址信号线。为了减少芯片的引脚数量，动态存储器芯片将地址线分为行地址和列地址两部分，分两次送人芯片，这样就可以使得芯片的地址线减少一半。在外部电路提供了行地址之后，存储器控制电路向存储器发出信号，将行地址输入到芯片内。这时外部电路再向动态存储器芯片提供列地址，在外部电路提供了列地址之后，由存储控制电路向存储器发出 信号，将列地址输入到芯片内。这时就起动了芯片内部的访问操作，DRAM芯片上的 信号线的电平状态决定了是进行读操作还是写操作。在存储器的访问中，在 有效之后经过RAS访问时间并且在 有效后再经过CAS访问时间之后，数据将从存储器芯片中读出并在数据线上输出。RAS访问时间是从 信号到达芯片开始，到数据从存储器芯片输出所经历的时间；CAS访问时间是从 信号到达芯片开始，到数据从存储器芯片输出厮经历的时间，这两个时间参数是动态存储器芯片的重要指标。通常在动态存储器型号中都标出CAS访问时间，如动态存储器芯片的型号上标有“—6”的字样就表明它的CSA访问时间是60ns(纳秒，10-9)。
(二)快速页式动态存储器FPM DRAM
随着微处理器芯片速度的不断提高，上述DRAM的速度越来越跟不上微处理器芯片的速度，近几年来，一些为提高动态存储器访问速度的新技术不断得到应用，推出了不少新的DRAM。快速页式DRAM(FPM，Fast Page Mode DRAM)就是其中一种。
快速页式动态存储器中的页面访问方式是一种提高存储器访问速度的重要措施。在具有页面访问方式的存储器芯片中，如果前后顺序访问的存储单元处于存储单元阵列的同一行(称为页面)中时，就不需要重复地向存储器输入行地址，而只需要输入新的列地址即可。也就是说，存储器的下一次访问可以利用上一次访问的行地址。这样就可以减少两次输入地址带来的访问延迟。在页面访问方式下，只要在输入了行地址之后保持RAS信号不变，采用CAS输入不同的列地址就可以对一行中的不同数据进行快速连续的访问。在这冲情况下，存储器的访问速度可以比一般访问方式提高2～3倍左右。
(三)扩充数据输出动态存储器EDO DRAM
在FPM DRAM中， 信号必须一直保持不变，直到从存储器中读取的数据到达芯片的输出端。如果提前结束了 信号，DRAM的输出数据就将撤销，这样就不能把数据送到CPU。所以提高工作速度的关键就是使得从芯片中读出的数据不立即撤消，为此他们在芯片的数据输出部分增加了一个数据缓存电路，从而形成了EDO DRAM(Extended Data Output DRAM，扩充数据输出动态存储器)，如图5-21所示。在EDO DRAM中，在数据输出电路中采用一个附加的缓存电路，将输出的数据一直缓存到 的下一个起始边沿，这使得 线可以提前结束，从而可启动下一个页内的访存操作；这样在只增加少量电路的基础上就可以提高工作速度大约30％。在Pentium型PC机中大多采用EDO DRAM作为内存芯片。
(四)同步动态存储器SDRAM
传统的DRAM一直是异步控制的，CPU向存储器发出地址和控制信号，经过一段时间把数据写入存储器或者把数据从存储器中读出。在访问延迟时间内，DRAM完成多个内部操作过程，如输入地址、读出数据等。如果CPU的速度与其匹配，那么这个延迟时间不会影响CPU的工作速度。如果CPU的速度更高，那末在这段时间内CPU只能等待，直到存储器响应，这就会使得CPU的执行速度慢下来。为了减少CPU的等待，近年来推出了SDRAM(synchronous DRAM，同步动态存储器)芯片。
在SDRAM芯片构成的存储系统中，存储器芯片和CPU采用同一个时钟控制信号进行工作，在CPU指定的时钟下进行数据的读出和写入。存储器把CPU给出的地址和数据锁存在一组锁存器中。如在读存储器数据时，锁存器存储地址、控制信号，经过一定的时钟周期后将读取的数据提供给CPU。CPU在向存储器提供了地址和操作控制信号后，它知道需要多少个时钟周期之后可以得到所需的数据，于是CPU不再等待，而是继续做其他的工作。在过了预定的时间之后，CPU才去读取存储器数据，而这时存储器也正好把数据读出。使用SDRAM可实现CPU的无等待状态。例如，一个在输入地址后有60ns读出延迟的DRAM，在周期为10ns的时钟控制下工作，如果DRAM是异步工作的，那么CPU要等待60ns；但是如果DRAM是同步的，则处理器可把地址放人锁存器中，在存储器作读操作期间去完成其它操作。然后，当处理器计时到6个时钟周期以后，它所要的数据已经从存储器中读出。
在SDRAM芯片内部，实际上有两个存储体。这两个存储体轮流工作，从而缩短了存储器周期时间，尽管每个存储体本身的速度保持不变，但整个存储器芯片的工作速率却可以提高。SDRAM还可以应用流水线的方法进一步缩短平均访存时间。当SDRAM在操作前一个地址时，输入锁存器存储了处理器想要的下一个地址。一般高速处理器具有指令和数据预取的功能。因此，在第一个要访问的地址已经发出，SDRAM已经开始执行以后，CPU就可以向存储器发出下一个地址。这样，当第一个地址进入处理的第二阶段时，第二个地址已经送到。CPU在开始下一个存储器操作之前无需等待一个访问周期。这种采用多个存储体轮流工作来提高工作速度的技术称为多体交叉技术。
多体交叉存储器(Interleaved memory)技术采用多个容量相同的存储模块(存储体)构成。每个存储体都有各自的读写线路、地址寄存器和数据寄存器，各自以等同的方式与CPU传递信息。当存储体为四个时，只要连续访问的存储单元位于不同的存储体中，那么每隔四分之一周期就可起动一个存储体的访问，各存储体的访问过程重叠进行。这样对每个存储体来说，访问周期没有变，而对CPU来说则可以在一个访问周期内连续访问四个存储体。所以多体交叉存储器技术可以明显提高存储器的工作速度。
二、内存条
内存条是一个以小型板卡形式出现的存储器产品。它的特点是安装容易，便于用户进行更换，也便于增加或扩充内存容量。内存条的容量有多种不同的选择，如16、32、64MB等。用户可以根据容量要求进行选择。在选择内存条的时候，还要注意存储器芯片的类型、芯片的工作速度以及引脚的类型。
以前PC机中使用的内存条是单边连线的存储模块，简称SIMM(Single-inline memory module)，如图5-22所示。例如在386中使用的内存条。这种内存条尺寸比较小，是一块小型印刷板，上面有存储器芯片。小印刷板的一边有30条引脚，便于插入主板的插座上。这种内存条的一个缺点是只有8位数据线，在32位的PC机中需要用4条内存条或者8条内存条才能构成32位的内存。为了提高内存条使用的灵活性，在486的PC机中出现了一种新的内存条标准，它的长度更长，采用72条引脚。这样，内存条中就可以安排32位数据的引脚。这72条引脚安排在内存条的一面，尽管在内存条另一面看上去也有引脚，但两面的引脚是一样的。采用这种内存条后，在32位的PC机中就只需一条内存条就可以使PC机工作了。用户还可以根据需要增加内存条的数量，486PC机的主板中一般设置4个内存条的插座。这种内存条的标准在许多奔腾级PC机中也广泛采用。但是奔腾处理机的数据总线是64位的，所以需要采用两条这种SIMM内存才能使机器工作，而且这两条内存条必须是相同容量的。
为了适应奔腾系列PC机的需要，人们设计了一种64位的内存条。这种内存条采用168条引脚，由于引脚数量众多，为了不使内存条太长，所以采用双面连线的方法。这样就形成了双边连线存储模块，简称DIMM(dualinline memory module)，如图5-22所示。在带有奇偶校验时DIMM内存条的数据线为72位。在64位总线的PC机中，只用一条这种内存条就可以使PC机工作。而且不同容量的内存条可以混合使用。所以，它比SIMM更具有灵活性。DIMM内存条与SIMM内存条的另一个区别是它支持3.3V电源，因为奔腾系列的CPU广泛采用3.3V的工作电压，而SIMM内存条的工作电压为5V。
此外，内存条有2片式和3片式的，也有8片式和9片式的(图5-23)。一般而言，9片式的和3片式的内存条是带有奇偶校验的，而8片式的和2片式的内存条是否带奇偶校验要看使用的存储器芯片本身是否带校验位。不过要注意的是，在某些看来是带校验的伪劣内存条中，增加的一个芯片有可能是假芯片或者坏芯片，这要通过专门的设备检测才能确定。
⊙小编提示：添加【山东自考网】招生老师微信，即可了解2023年山东自考政策资讯、自考报名流程、准考证打印方法、成绩查询时间以及领取历年真题资料、个人专属备考方案等相关信息！
（添加“山东自考网”招生老师微信，在线咨询报名报考等相关问题）
《山东自考网》免责声明：
（一）由于考试政策等各方面情况的不断调整与变化，本网站所提供的考试信息仅供参考，请以省考试院及院校官方发布公布的正式信息为准。
（二）本站文章内容信息来源出处标注为其他平台的稿件均为转载稿，免费转载出于非商业性学习目的，版权归原作者所有。如您对内容、版权等问题存在异议请与本站联系，我们会及时进行处理解决，联系邮箱：812379481@qq.com。
